VHDLにおけるコメントの使い方

VHDL プログラムでは、コメントを加える方法が 2 つあります。

1. 行コメント：連続した 2 つのハイフン（–）を使用して行にコメントします。コメント記号の後のコンテンツはコメントとして扱われ、コンパイラによって無視されます。

例えば

-- 这是一个单行注释
signal clk : std_logic;

1. 複数行コメント：スラッシュとアスタリスク（/* と */）で囲み、複数行のコメントを作成します。コメント記号の間の内容はコメントとして扱われ、コンパイラは無視します。

例えば

/*
这是一个
多行注释
*/
signal rst : std_logic;

コメントはコードの説明的な注釈記述に過ぎず、実際のハードウェアには何の影響もありません。コンパイラはコメント部分を完全に無視します。